2006年 1月27日(金) 18:54/額18:53/文番号4807405255_P 3

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

(43)Date of publication of application: 26.11.1993

(51)Int.CL

1/133 GOZF GD9G 3/38 5/B8 HO4M // GD9G 3/20

(21)Application number: 04-120844

(22)Date of filing:

13.05,1902

(71)Applicant:

SHARP CORP


(72)Inventor:

OKADA HISAO TANAKA MANABU

(54) UHIVING CIRCUIT FOR DISPLAY DEVICE

PURPOSE: To enable high speed operation and make gradations unlimited. CONSTITUTION: A digital video signal D which is supplied from outside is branched into plural signals and latched by a digital processing circuit, and the respective branched video signals DA, DB, and DC are outputted with clock signals CKA, CKB, and CKO which are extended with time. The outputted video signals DA, DB, and DC are converted by a DA converting circuit 1 into undlog signals, which are supplied to an analog driver circuit AD and sampled here according to

the clock signals CKA, CKB, and CKC.



LEGAL STATUS

[Date of request for examination]

26.01.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2825214

[Date of rogistration]

11.09.1998

[Number of uppeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

30.08.2000

Copyright (C): 1998,2003 Japan Patent Office

2006年 1月27日(金) 18:54/藝18:53/文書84807405255 P 4

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平5-313137

(49)公開日 平成5年(1993)11月26日 (1993)

技術表示值所

G09G 3/	133 36 66	減別記 575 102			F I			技術表示量	衣 亦画
	['] 20		ĸ						
						未 次航货箱	未能求	請求項の数2(全 13)	页)
(21) 出國番号		特質平4-120844			(71)出膜人	人 000005049 シャープ株式会社 大阪府大阪市阿倫野区長池町22番22号			
(22) 出顧甘	71	平成4年(1992) 5月13日			(72)発明者				
					(72) 発明者			倍野区長池町22番22号 内	シ
					(74)代理人	・ 弁理士 し	山本	秀策	
									•


FΙ

(54) 【発明の名称】 表示装置の駆動回路

(57)【聚約】

【目的】 表示装置の駆動回路において、高速動作が可 能であり、しかも階額に例限のないようにする。

【構成】 外部から与えられるディジタル映像信号D は、ディジタル処型回路DPで複数に分岐してラッチさ れ、各分岐された映像信号DA、DB、DCは時間的に 引き伸ばされたクロック信号CKA、CKB、CKCに 基づいて出力される。この出力された映像信号DA、D B、DCは、DA変換回路1によりアナログ信号に変換 されてアナログドライバー回路ADに与えられ、ここで クロック信号CKA、CKB、CKCに基づいてサンプ リングされる。



2006年 1月27日(金) 18:54/編18:53/文書号4807405255 P 5

(2)

的開平5-313137

1

【附隣の象領指特】

【隣求項1】外部から与えられるディジタル映像信号を複数に分岐してジッチすると共に、時間的に引き伸ばしたクロック信号を分岐された映像信号数に応じた数だけ発し、該クロック信号に基づいて各分岐されたデータを出力するディジタル処理回路と、

酸ディジタル処理回路から出力される複数の映像信号を 入力して、酸映像信号の各々をアナログ信号に変換して 出力するDA変換回路と、

談DA変換回路からの複数のアナログ信号を入力し、該 10 複数のアナログ信号を、該ディジタル処理回路が発する 該クロック信号に基づいてサンプリングするアナログド ジイバー回路と、

を協えた表示装置の駆動回路。

【請求項2】前記ディジタル処理回路が、分岐された映像信号の1つを出力する位相に、他の分岐された映像信号を出力する位相を整合させる位相整合回路を備える請求項1記載の表示装置の駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、映像信号がディジタルで与えられ、極めて多階調の表示を行う表示装置の駆動 図路に関する。

(0002)

【従来の技術】被協設示装置を駆動する場合、液晶の応答速度がCRT (監督館管)表示装置に使用される蛍光 物質と比較して非常に低いことから、特別の表示駆動回路が用いられる。すなわち、液晶表示駆動回路では、時々刻々送られてくる幽像信号をそのまま各絵業に与えるのではなく、1水平期間内に各絵業に対応してサンプリングした画像信号をその水平期間中保持し、次の水平期間の先頭又はその途中の蔵当な時期に一斉に出力する。そして、各絵楽に対する画像信号電圧の出力を開始した後、複晶の応答速度を十分に上回る時間だけその信号電圧を保持しておくのである。

【0004】図20の回路は、そのうち第1巻目の絵案に対する部分を示すものである。この回路は、図像信号データの各 ピット(Do, Do) 毎に設けられた第1段目のDフリップフロップ(サンプリングフリップフロップ) MSmp及び第2段目のフリップフロップ(ホールドフリップフロップ) MH、1個のデコレーダDEC、それに4種の外部は圧源V0~V3とソースライン〇nとの間に各々設けられたアナログスイッチASW0~ASW3により構成される。なお、ディジタル画像信号データのサンプリングは、Dフリップフロップ以外にも種

々のものを用いることができる。

2

【0005】 このディシタルソースドライバーは次のように動作する。画像信号データDO、D1は第 n 番目の 絵章に対応するサンプリングバルスTsmpnの立ち上がり時点でサンプリングフリップフロップMsmpに取り込まれ、そこで保持される。1水平期間のサンプリングが終了した時点で出力バルスOEがホールドフリップフロップMHに与えられ、サンブリングフリップフロップMHに与えられ、サンブリングフリップフロップMHに取り込まれると共にデコーダDECに出力される。デコーダDECはこの2ピットの両像信号データDO、D1をデコードし、その値(0~3)に応じてアナログスイッチASW0~ASW3いずれか1個を導通として、4種の外部値近V0~V3のいずれかをソースラインOnに出力する。

【0006】ところで、図22は、カラー映像用の信号として、赤(R)、青(B)、緑(G)の信号が並列にコンピュータから送られて来る場合に対応したソースドライバーの全体の構成図を示す。この図において、CELLは図20の回路に相当しており、OA用のソースドライバーとしては一般にこのように構成される場合が多い。なお、図22においては、出力バルスOEと、階間電源V0~V3は省略しているが、これらは全てのCELに共運に入力されている。

[0007] 以上ではデジタルドライバーを説明しているが、その他にアナログドライバーが存在する。デジタルドライバーの特徴としては、従来のアナログドライバーと比較すると、非常に高速で且つ精密なサンプリングが可能である。又、例えば、電子針算機等の端末機の設示装置駆動回路として使用する場合には、電子計算機等も本質的にデジタル機器である事から、その整合性もよい。しかしながら、下記のような欠点が存在することもでいた。

【0008】即ち、階調数が多い場合には、外部から与えるべき階調用電源の個数が多くなり、実質的に駆動回路を構成するLSIの製作が困難になることである。例えば、データが8ビットの場合を考えると、階調数は、21=256であるから、同理的には、256個の路線

2006年 1月27日(金)18:55/靈和8:53/文書4807405255 P 6

(3)

特開平5-313137

3

のままサンプリングするアナログドライバーの場合に は、原理的に階調数の問題は発生しない。アナログドラ イバーは、本質的に無限階調ドライバーと考えてよい。 以下に、この従来から使用されているアナログドライバ ーの原理を簡単に説明する。

【0010】アナログドライバーの場合における1出力 対応の基本的構成を図23に示す。図23は、デジタル ドライバーにおける図20に対応している。このアナロ グドライバーは、アナログスイッチSW1、サンブリン グコンデンサCsmp、アナログスイッチSW2、ホー 10 ルドコンデンサCH、及び出力バッファアンプAにより 構成されている。

【0011】 このように構成されたアナログドライバー は、以下のように動作する。アナログスイッチSW1に 入力されるアナログの映像信号V s は、サンプリングク ロック信号Tsmpl~Tsmpnによって順次サンプ リングされ、各時点における映像信号Vsの瞬時電圧V smp1~Vsmpnが各サンプリングコンデンサCs mpに印加される。第n番目のサンプリングコンデンサ Csmpは第n番目の絵本に対応する映像信号電圧の低 20 Vsmpnにより充電され、その値を保持する。1水平 **建査期間の間にとうして順次サンプリングされ、保持さ** れた信号電低Vsmpl~Vsmpnは、全アナログス イッチSW2に一斉に与えられる出力用パルスOBによ り、各サンプリングコンデンサCsmpからホールドコ ンデンサCHに移動され、パッファアンプAを介して、 各約米に接続されているソースライン〇 1~〇mに出力 される。

[0012]

【発明が解決しようとする展面】しかしながら、上記ア 30 テログドライバーは、先述したように階調数に原理的な制約はないが、記憶素子に容量を用いる場合には、記憶 第子自体が本質的に時定数を持っているために、サンプリングに要する時間としてその時定数を十分に上回る時間を必要とし、よってサンプリング速度を原理的に高速化できないという問題があった。なお、現時点では、最も高速なアナログドライバーでも、そのサンプリング速度は 6 MH: 程度であり、デジタルドライバーの 3 分の1 程度に過ぎない。

【0013】本発明はかかる課題を解決すべくなされた 40 ものであり、高速動作が可能であり、しかも階調に制限 のない表示装置の駆動回路を提供することを目的とす る。

[0014]

【課題を解決するための手段】本発明の表示装置の駆動 回路は、外部から与えられるディジタル映像信号を複数 に分岐してラッチすると共に、時間的に引き仲はしたク ら出力される複数の映像信号を入力して、試映像信号の各々をアナログ信号に要換して出力するDA変換回路と、該DA変換回路からの複数のアナログ信号を入力し、試複数のアナログ信号を、該ディジタル処理回路が発する該クロック信号に基づいてサンブリングするアナログドライバー同路と、を備えており、そのことにより上記目的を強成できる。

【0015】前記ディジタル処理回路としては、分岐された映像信号の1つを出力する位相に、他の分岐された映像信号を出力する位相を整合させる位相整合回路を備える構成としてもよい。

[0016]

【作用】本発明にあっては、外部から与えられるディジタル映像信号は、ディジタル処理国路で複数に分核してラッチされ、各分岐された映像信号は時間的に引き伸ばされたクロック信号に基づいて出力される。この出力された映像信号は、DA変換回路によりアナログ信号に変換されてアナログドライバー回路に与えられ、ここでクロック信号に基づいてサンブリングされる。したがって、映像信号を並列的に処理することができ、高速処理が可能となる。また、アナログドライバー回路を使用しているので、無限階載が可能である。

【0017】また、ディジタル処理回路が位相整合回路を備える場合は、分較された映像信号の1つを出力する位相に、他の分岐された映像信号を出力する位相を整合させることができる。

[0018]

(炎施例)以下に、本発明の実施例を図面に基づき説明 する。

【0019】(史施例1)図1は、本実施例における表示技量の駆動回路の基本的構成を示す。この駆動回路は、ディジタル映像信号Dとクロック信号CKが外部から与えられるディジタル処理回路DPと、ディジタル処理回路DPから出力される信号DA、DB、DCを入力してDA変換するDA変換回路1と、デジタル処理回路DPから出力される3種のクロック信号CKA、CKB、CKC及びDA変換回路から出力される信号vA、vB、vCを入力してサンブリングするアナログドライバー回路ADとからなる。

100201 図2は、上記デジタル処理回路DPの具体的な回路構成例を示す。デジタル処理回路DPは、クロック作成回路2と、3つのフリップフロップ回路F/F1、F/F2、F/F3とにより構成されている。クロック作成回路2は、図3に示すような回路となっており、外部から与えられるクロック信号CKに基づいて3種のクロック信号CKA、CKB、CKCを発生させてフリップフロップ回路F/F1、F/F2、F/F3に

2006年 1月27日(金) 18:55/蘇18:53/文書号4807405255 P 7

(4)

特開平5-313137

5

【0021】フリップフロップ回路F/F1、F/F2、F/F3は、それぞれデータビット数だけのフリップフロップを備えている。例えば、フリップフロップ回路F/F1を例に挙げると、図4に示すように8個のフリップフロップを備えている。図4におけるd0、d1~d6、d7はそれぞれ映像データDを構成するビットである。他のフリップフロップ回路F/F2、F/F3においても同様に構成されている。

【0022】このように構成されたデジタル処理回路DPにおいては、フリップフロップ回路F/F1、F/F102、F/F3は外部から与えられるデジタル映像信号を3つに分岐してジッチする。また、クロック作成回路は、外部から与えられるクロック信号CKに基づき、これをディジタル映像信号の分岐数に応じた数で、適当な時間引き伸ばしたクロック信号CKA、CKB、CKCを発生させ、フリップフロップ回路F/F1、F/F2、F/F3や他の回路に出力する。このクロック信号CKA、CKB、CKCを入力すると、該当するフリップフロップ回路F/F1、F/F2、F/F3は、それまでラッチしていたデータDA、DB、DCをDA変換20回路に出力する。

【0023】DA変換回路1は、ディジタル信号DA、 DB、DCをアナログ変換してアナログ信号VA、V B、VCを得、アナログドライバー向路ADに出力する。

【0024】アナログドライバー回路ADは、図5に示すような回路構成となっている。このアナログドライバー回路ADは、クロック信号CKA、CKB、CKCが与えられるSHCK1、SHCK2、SHCK3と、VAが与えられるCELL1、CELL4、CELL7、CELL10…と、VBが与えられるCELL2、CELL5、CELL8…と、VCが与えられるCELL3、CELL6、CELL9…とからなる。上記CEL1、2等は、それぞれ図23に示すようなアナログドライバーの1出力対応の回路から構成されている。なお、図5においては、実際には与えられている図23の出力用バルスQEを省略している。

【0025】上記SHCK1、SHCK2、SHCK3は、それぞれクロック信号CKA、CKB、CKCからサンプリングクロックを作成し、各CELLに供給するの為の同路であり、一般にシフトレジスタ等により構成されている。詳細には、SHCK1は、クロック信号CKAからサンプリングクロックを作成してCELL1、CELL1、CELL1、CELL1、CELL1、CELL1、CELL1、CELL1、CELL1、CELL5、CELL5、CELL5、CEL

路ADに出力されるタイミングに同期させてある。

【0026】かかるアナログドライバー回路ADにおいては、ディジタル処理回路DPのクロック作成回路2から与えられるクロック信号CKA、CKB、CKCに基づいて、入力したアナログデータVA、VB、VCをサンプリングする。

【0027】次に、上述のように構成された表示整置の駆動回路の動作内容を、図6に基づいて説明する。図6は、ディジタル処理回路DPに入力されるクロック信号CK及びディジタル映像信号Dと、ディジタル処理回路DPから出力されるクロック信号CKA、CKB、CKC及びデータ出力DA、DB、DC(DA変換回路への入力)と、DA変換回路1の出力VA、VB、VCとの関係を示すタイミングチャートである。クロック信号CKAとデータ出力DA、クロック信号CKBとデータ出力DB、クロック信号CKCとデータ出力DCがそれぞれ組となっている。

【0028】ディジタル処理回路DPには、クロック付 号CKと同期して映像信号D(D1、D2、D3、…)が入力される。ディジタル処理回路DPは、映像信号Dを3つのフリップフロップ回路F/F1、F/F2、F/F3に分岐させてラッチする一方、クロック信号CKを3倍に時間的に引き仲はされたクロック信号CKAの発生タイミングは、D1、D4、D7、…の映像信号に対応させてクロック信号CKの3m(mは整数)毎に行われる。また、クロック信号CKB、CKCは、クロック信号CKB、CKCは、クロック信号CKB、CKCは、クロック信号CKの3m+1、3m+2毎に行われる。

【0029】よって、図示例の場合には、映像信号D1 はクロック信号CKAが入力されて次の映像信号D4に関するクロック信号CKAが入力される関係持され、DAとして出力される。映像信号D2はクロック信号CKBが入力されて次の映像信号D5に関するクロック信号CKBが入力される関係持され、DBとして出力される。映像信号D3はクロック信号CKCが入力されて次の映像信号D6に関するクロック信号CKCが入力される間保持され、DCとして出力される。更に、それ以降も同様に繰り返される。

【0030】したがって、ディジタル処理回路DPの入力、出力の関係は、図6のようになる事は明かである。 データ出力DA、DB、DCは、DA変換回路1へ与えられ、ここでアナログ信号VA、VB、VCとされる。 VAは、クロック信号CKAに同期し、映像信号D1、D4、D7、D10…に対応して変化するアナログ信号となって、アナログドライバー回路ADに与えられる。 VB、VCに関しても同様にアナログ信号となって、アナログドライバー回路ADに与えられる。

大一代名 さにくぎじしえてはコストート できして

れる。

2006年 1月27日(金)18:55/議稿18:53/文書番号4807405255 P 8

(5)

特別子5-813137

ク信号CKCのタイミングで、これらのアナログ信号v A、vB、vCをサンプリングし、保持すると共に、適 当なタイミングで与えられる出力パルスOE(図5では **徴略)によって、その出力端子○1、○2…から出力さ**

【0032】したがって、本実施例の駆動回路において は、3系統にデータを分岐する場合において、分岐され たデータ及びそのサンプリング用クロック信号は、共 に、元の3分の1の選底に低下している事が分かる。こ れは、逆に官えば、元のデータ及びクロック信号は、ア 10 ナログドライバーADでサンプリングすることが可能な サンプリング速度の3倍にまで高速化できる事を示して いる。

[0033] なお、本発明の駆動回路は、カラー表示を 行う場合にも適用可能である。図7は、氷、青、緑の各 映像データR、G、Bがそれぞれ並列に送られてくる場 台の歌動回路の構成を示す。図8は、その駆動回路にお けるディジタル処理回路DPの構成を示している。 ま た、図9は、この場合のアナログドライバー回路ADの ・回路構成図を示す。電子計算機等の表示装置として使用 される場合は、この様な構成になることが普通である。

[0034] (実施例2) 図10は、本発明の他の実施 例における表示装置の駆動回路の基本的構成を示す。と の斟劇回路は、ディジタル映像信号Dとクロック信号C Kが外部から与えられるデジタル処理凹路DPと、デジ タル処理回路DPから出力される保号DA、DB、DC を入力してDA変換するDA変換回路1と、デジタル処 **契回路DPから出力されるクロック信号CKC及びDA** 変検回路から出力されるVA、VB、VCを入力してサ ンプリングするアナログドライバー回路ADとからな 30 る.

【0035】図11は、上記ディジタル処理回路DPの 具体的な回路構成例を示す。ディジタル処理回路DP は、クロック作成回路2と、5つのブリップフロップ回 路F/F1、F/F2、F/F3、F/F4、F/F5 により構成されている。クロック作成回路2は、前述の 図3と同一構成となっており、外部から与えられるクロ ック信号CKに基づいて3種のクロック信号CKA、C KR、CKCを発生させる。

は、映像信号Dを直接入力する3つのフリップフロップ 回路下/F1、F/F2、F/F3のうち、F/F2、 F/P3にそれぞれF/F4、F/F5が接続された構 成となっている。フリップフロップ回路F/F1、F/ F2、F/F3には、それぞれクロック信号CKA、C KB、CKCが与えられ、フリップフロップ回路F/F 4、F/F6にはクロック信号CKCが与えられる。フ 11 ... マーチー・マー・マークロロロック ノロス マノロヒンサー

ップフロップ回路F/F1、F/F2、F/F3、F/ F4、FノF5は、それぞれデータピット数だけのフリ ップフロップを備えており、図4と同一構成となってい る.

【0037】このように構成されたデジタル処理関路D Pにおいては、フリップフロップ回路F/F1、F/F 2、F/F3は外部から与えられるデジタル映像信号を 3つに分岐してラッチする。また、クロック作成回路2 は、外部から与えられるクロック信号CKに基づさ、こ れをディジタル映像信号の分岐数に応じた数で、適当な 時間引き伸ばしたクロック信号CKA、CKB、CKC を発生させる。このクロッグ信号CKA、CKBを入力 した該当するフリップフロップ回路F/F1、F/F2 は、それまでラッチしていたデータDA 、DB をフ リップフロップ 夙路を/F4、F/F5に出力し、フリ ップフロップ回路F/F4、F/F5はクロック信号C KCを入力するとデータDA、DBをDA変換回路1に 出力する。一方、クロック信号CKCを入力したフリッ プフロップ回路F/F3は、それまでラッチしていたデ ータDCをDA変換回路1に出力する。データDA、D B、DCのDA変換回路1への出力は、クロック信号C KCに基づいて同時に行われる。

【0038】DA変換回路1は、ディジタルであるデー タDA、DB、DCをアナログ変換してアナログデータ vA、vB、vCを得、アナログドライバー回路ADに

【0039】アナログドライバー回路ADは、図12に 示すような回路構成となっており、クロック信号CKC が与えられるSHCKと、VAが与えられるCELL 1, CELL4, CELL7, CELL10... VB が与えられるCELL2、CELL5、CELL8、C ELL11…と、vCが与えられるCELL3、CEL L B、CELL 9、CELL 12…とからなる。上記C ELL1、2等は、それぞれ図23に示すようなアナロ グドライパーの1出力対応の回路から構成されている。 なお、図12においては、実際には与えられている図2 3の出力用バルスOEを省略している。

【0040】上記SHCKは、クロック信号CKCから サンプリングクロックTompl、Tomp2、Tom 【0036】一方、フリップフロップ回路F/F1等 40 p3、Tsmp4等を作成し、各CELLに供給する為 の回路であり、一般にシフトレシスタ等により構成され ている。詳細には、サンプリングクロックTsmp1 は、CELL1、CELL2、CELL3に出力され、 また、サンプリングクロックTsmp2は、CELL 4、CELL5、CELL6に、サンプリングクロック Tsmp3H. CELL7, CELL8, CELL9 に、サンプリングクロックTsmp4は、CELL1 במצוחונו זומר ווומו

2006年 1月278 (金) 18:55/蘇18:53/文播号4807405255 P 9

(6)

特開平5-313137

グに同期させてある。

【0041】かかるアナログドライバー回路ADにおいては、ディジタル処理回路DPのクロック作成回路から与えられるクロック信号CKCに基づいて、入力したアナログデータVA、VB、VCをサンプリングする。

9

[0042] 次に、上述のように構成された表示装置の 駆動回路の動作内容を、図13及び14に基づき説明する。

【0043】図13は、ディジタル処理回路DPに入力されるクロック信号CK及び映像信号データDと、ディ 10ジタル処理回路DPから出力されるクロック信号CKA、CKB、CKC及びデータ出力DA、DB、DC (DA変換回路1への入力)との関係を示すタイミングチャートである。クロック信号CKAとデータ出力DA、クロック信号CKBとデータ出力DB、、クロック信号CKCとデータ出力DCがそれぞれ組となっている。

【0044】ディジタル処理回路DPには、クロック信号CKと同期して映像信号D(D1、D2、D3、…)が入力される。ディジタル処理回路DPは、映像信号Dを3つのフリップフロップ回路F/F1、F/F2、F/F3に分岐させてラッチする一方、クロック信号CKA、CKB、CKCを発生する。クロック信号CKAの発生タイミングは、D1、D4、D7、…の映像信号に対応させてクロック信号CKの3m毎に行われる。また、クロック信号CKB、CKCは、クロック信号CKの3m+1、3m+2毎に行われる。

【0045】よって、図示例の場合、映像信号D1は、 クロック信号CKAが入力されて次の映像信号D4に関 50 するクロック信号CKAが入力される間保持され、DA として位相関整図路10のフリップフロップ回路ド/ F4に山力される。映像信号D2は、クロック信号CK Bが入力されで次の映像信号D5に関するクロック信号 CKBが入力される関保持され、DB として位相顕整 回路10のフリップフロップ回路F/F5に出力され る。映像信号D3は、クロック信号CKCが人力されて 次の映像信号D6に関するクロック信号CKCが入力さ れる関保符され、DCとして出力される、このDCの出 カのとき、フリップフロップ回路FノF3と同時に位相 40 調整回路10のフリップフロップ回路F/F4、F/F 5にクロック信号CKCが入力されるので、フリップフ ロップ回路F/F4、F/F5からDA、DBがDCと 问時にDA変換回路1に出力される。更に、それ以降も 闷様に繰り返される。

【0046】したがって、ディジタル処理回路DPの入力、出力の関係が、図13のようになる事は明かである。 オヤ・オールのフトスト・サービー・ファイン

【0047】図14は、クロック信号CKCと、データ出力DA、DB、DCと、DA変換回路1によりアナログ信号に変換されたマA、マB、マCとの関係を示すタイミングチャートである。マA、マB、マCは、クロック信号CKCの立ち上がりに同期して変化するアナログ信号となって、アナログドライバー回路ADに与えられる。なお、図14においてはDA変換回路1における遅延は無視しているが、遅延が無視できない場合は、クロック信号CKCに対して遅延回路を設ける等の方式で遅延を補償する必要があることは言うまでもない。

10

【0048】アナログドライバー回路ADは、前述したような構成になっているから、信号vAをサンプリングクロックTsmp1、Tsmp4…等で、VBをサンプリングクロックTsmp2…で、VCをサンプリングクロックTsmp3…でサンプリングし、保持すると共に、適当なタイミングで与えられる出力バルスOFによって、その出力端子から出力する。

【0049】したがって、本実施例の駆動凹路において も、3系統にデータを分岐する場合は、分岐されたデー タ及びそのサンプリング用クロック信号は、共に、元の 3分の1の速度に低下している事が分かる。これは、逆 に言えば、元のデータ及びクロック信号は、アナログド ライバー回路ADでサンプリングすることが可能なサン プリング速度の3倍にまで高速化できる事を示している。

【0050】なお、本発明の駆動回路は、カラー表示を行う場合にも適用可能である。図15は、赤、青、緑の各映像データR、G、Bがそれぞれ並列に送られてくる場合の駆動回路の構成を示す。図16は、その駆動回路におけるディジタル処理回路部DPの構成を示している。また、図17は、この場合のアナログドライバー回路ADの回路構成図を示す。電子計算機等の表示装置として使用される場合は、この様な構成になることが普通である。

【0051】ところで、上述した本発明にあっては、ディジタル処理回路DPがデジタル回路である為、非常に高速の動作が可能である。又、ディジタル処理回路DP自身はそれほど大きな回路ではないため、データのビット数が大きくても全く問題とならない。ディジタル処理回路DPはディスクリートのICで超み込むこともできるし、又、LSI化も容易である。実際、本発明は、データのビット数が増えれば増えるほど、その効果を遺憾なく発揮できるという特徴を有する。

[0052] 更に、以下のような特徴を有する。DA変換回路は、市販のDA変換用のICを使用するととが可能であり、何ら新しい開発を必要としない。また、アナログドライバー回路ADは、基本的原理、構成は従来のフナログドライバーと同一である。特に名の正丁1の集

2006年 1月27日(金) 18:56/颍18:53/文書64807405255 P 10

(7)

特関平5-313137

21

で容易に可能であり、何ら新しい技術関発は必要としない。

【0053】このように、本発明の場合には、従来不可能であった事実上無限階間の高速デジタル入力の駆動回路システムが、容易に実現可能となる。尚、実際の駆動回路においては、1つのディジタル処理回路DPとDA変換回路に、多数のアナログドライバー回路ADを接続する事ができる。実際、1枚の表示パネルの駆動に必要なディジタル処理回路DPとアナログドライバー回路ADは、1組ないし2組程度で十分である。その為、ディジタル処理回路DPとアナログドライバー回路DAに、多少高価なものを使用したとしても、全体に対するコストアップの要因としてはたいした事はない。

【0064】なお、上述した2つの実施例においては映 伸信号Dを3系統に分岐しているが、本発明は4系統以 上に分岐して行ってもよい。その場合には、より高速処 理が可能となる。

【0055】また、本発明の駆動回路は、アナログドライバー回路ADとしては、他の2つのディジタル処理回路DP、DA変換回路1とは独立したLSIで構成する 20ことができる特徴を有する。又、ディジタル処理回路DPとしては、DA変換回路1から独立させた構成としてもよいが、DA変換回路1を備えた構成とするようにしてもよい。

[0066] また、本発明は、ディジタル処理回路DAとアナログドライバー回路ADとの間に、アナログドライバー回路ADの入力条件に適するようにアナログ信号を処理するアナログ信号処理回路を挿入するようにしてもよい。例えば、実施例2の場合を例に挙げると、図18のようにアナログ信号処理回路11を設ける。実施例301においても同様に設けるとよい。

【0067】上記2つの実施例においては、図5及び12に示すアナログドライバー回路ADの1出力相当の構造、即ちCELLの構造として図23に示す回路構成のアナログドライバーを用いているが、本発明はこれに限らず同等の機能を有する他の構成のもの、例えば図19に示す回路構成のアナログドライバーのようなものでもよい。

[0058]

【発明の効果】本発明による場合には、映像信号を並列 40的に処理することができるので高速処理が可能となり、また、アナログドライバー回路を使用しているので、無限階調が可能となる。更に、ディジタル処理回路が位相整合回路を備える場合は、分岐された映像信号の1つを出力する位相に、他の分岐された映像信号を出力する位相を整合させることができる。

【図面の簡単な説明】

「国」」ない、これには、日本には、「「国」」なって、「国」」

すプロック図。

[図3] 図2のディジタル処理回路DPのクロック作製 回路を示すブロック図。

12

【図4】図2のディジタル処理回路DPのフリップフロップ回路を示すプロック図。

【図 5】図 1 の駆動回路のアナログドライバー回路ADを示すプロック図。

【図 6】図1の駆動凹路の動作内容を示すタイミングチャート。

) 【図7】 カラー表示を行う場合の駆動回路を示すプロック図。

【図8】 図7の駆動回路のディジタル処理回路DPを示すプロック図。

【図9】図7の駆動回路のアナログドライバー回路ADを示すプロック図。

【図10】本発明にかかる没示装置の駆動回路の他の基本的構成を示すプロック図。

【図11】図10の駆動図路のディジタル処理回路DP を示すプロック図。

20 【図12】図10の駆動回路のアナログドライバー回路 ADを示すプロック図。

【図13】図11のディジタル処理回路DPによる信号 処理内容を示すタイミングチャート。

【阿14】図12のアナログドライバー回路ADによる 信号処理内容を示すタイミングチャート。

【図15】カラー表示を行う場合の駆動回路を示すプロック図。

【図16】図15の駆動回路のディジタル処理回路DPを示すプロック図。

0 【図17】図15の駆動回路のアナログドライバー回路 ADを示すプロック図。

【関18】本発明に係る表示装置の駆動回路の更に他の 基本的構成を示すプロック図。

【図19】本発明に適用可能な他のアナログドライバー を示す回路図。

【図20】 従来のディジタルソースドライバーを示すプロック図。

【図21】従来の表示装置の駆動回路の全体を示すプロック図。

(図22) 従来におけるカラー表示を行う場合の表示装置の駆動回路の全体を示すプロック図。

【図23】一般的に使用されているアナログドライバー を示す回路図。


【符号の説明】

D ディジタル映像部号

CK クロック信号

DP ディジタル処理回路


2006年 1月27日(金) 18:56/ 基額18:53/ 文書84807405255 P 11



2006年 1月27日(金) 18:56/海和8:53/文禄号4807405255 P 12

(9)


特開平5-313137




2006年 1月27日(金)18:56/蓄積18:53/文書番号4807405255 P 13

(10)

特別平5-313137




[图23]




2006年 1月27日(金) 18:56/蘇18:53/文書894807405255 P 14

(11)

特開平5-313137








2006年 1月27日(金)18:56/顓18:53/文番号4807405255 P 15

(12)

特與平5-313137







2006年 1月27日(金) 18:57/蘇和8:53/文播号4807405255 P 16

(13)

特闘平5-313137

